Master Thesis: Application of generative AI technology for SystemVerilog code generation (f/m/div)
Internship: High Speed and RF LAB Validation Engineer in Development Center Villach (f/m/div)
Internship: Evaluation of Python-based frameworks in functional digital verification (f/m/div)
Durch Klicken auf "Bestätigen", akzeptieren Sie unsere Allgemeinen Nutzungsbedingungen und erklären, dass Sie di Datenschutzbestimmungen der Website jobijoba.at zur Kenntnis genommen haben.
Sie können sich ganz einfach registrieren und alle Vorteile von Jobijoba nutzen
Konto anlegen
Sie können nach Ort, Jobtitel, Unternehmen suchen und entsprechende Vorschläge für Stellenangeboten haben.
lesen Sie mehr